Вакансия в архиве, на неё нельзя откликнуться.

Инженер по модульной верификации

08 марта 2016 • 3636 просмотров
Описание вакансии

В обязанности входит функциональная верификация микропроцессоров и периферийных устройств, которые разрабатывает компания, на языке System Verilog с использованием методологии UVM.

Основные требования:

  • Хорошие знания в области архитектуры микропроцессоров и периферийных интерфейсов
  • Уверенные знания SystemVerilog
  • Уверенные знания UVM
  • Уверенные знания Verilog
  • Базовые знания C и C++
  • Опыт работы с инструментами моделирования Synopsys VCS и/или Mentor Graphics ModelSim
  • Знание Linux на уровне пользователя
  • Уровень английского языка - достаточный для чтения технической документации
  • Опыт верификации модулей цифровых устройств

Дополнительные навыки:

  • Опыт разработки модулей цифровых устройств
  • Знание скриптового языка (perl/python/bash и т.п.)
  • Опыт управления коллективом разработчиков

Бонусы

Условия: «белая» ЗП (обсуждается по результатам собеседования) оформление в соответствии с ТК РФ график работы 5 дней в неделю (40 часов) территориально 10 мин от метро «Октябрьское Поле»
Ваш отклик
No content.icon.access denied
Вакансия в архиве
Вакансия в архиве, на неё нельзя откликнуться.